高云FPGA欠缺的还很多_非络网

在刚刚结束IIC-China 2015展会上，高云半导体展出了国内首款国产FPGA芯片—晨曦系列GW2A-55K。官方宣传这款FPGA芯片是同等逻辑密度器件里提供输入输出最多的器件，号称是输入输出单位成本的领先者。有网友乐观的称，高云FPGA在中密度级别的产品已经追赶上国外的FPGA产品了。事实真是这样吗？

高云GW2A-55K FPGA芯片的主要特性：采用55nm工艺；包括共5兆位的存贮器块，80个18X18的DSP模块，多达55k的逻辑资源；包括498个数字单端输入输出，可支持从1.2V到3.3V的输出电压范围，支持LVTTL、LVCOMS、PCI、HSTL、SSTL、RSDS、LVDS等电平标准；包括8个通用锁相环，支持工作范围从3MHz到500MHz；支持多达。

FGW2A-55K芯片特性中，给笔者眼前一亮的是支持八通道3.25Gpbs SERDES这个特性。3.25Gpbs的速率与国外的确实没法比，但这的确是国产FPGA的一个巨大的进步。FPGA电路的数字逻辑部分的技术挑战实际上并不大，基础电路模块设计好，复制逻辑则可以实现更大的规模。而高速接口设计挑战则要大的多，速率提高一点，则设计难度成倍的提高。高速接口是FPGA的一个主要特点，这也是国产FPGA芯片最欠缺的。

高云的AE工程师向笔者介绍了GW2A-55K FPGA开发板的特点。这是高云发布的第一款FPGA开发板，开发板的功能比较简单，只有较少的外围器件。高云的AE工程师透露，开发板已经寄给华为、浪潮等国内知名企业使用。没有针对FPGA的具体演示方案，只有简单的功能演示，是这块开发板的最大缺陷。这也体现出了高云FPGA具体应用方案欠缺，这也将很大程度的影响高云FPGA的市场推广。
开发板上虽有以太网接口，但目前还没有推出以太网IP。高云的AE工程师向笔者透露，高云的DDR控制器IP、以太网IP目前正在研发，预计2016年上半年既可以推出，PCIE IP 也会在后续的产品中一起推出。国外厂商经过多年的积累已经有了很强的IP库，覆盖了大部分的应用领域。而包括高云在内的所有国产FPGA厂商，IP积累方面基本为零。IP是FPGA芯片最重要的一部分，也是国产FPGA厂商都欠缺的。

在高云的AE工程师的指导下，笔者试用了高云的EDA设计软件（前端使用Synplify软件）。整个软件的界面风格与ISE软件基本相似，只是对很多方面进行了简化。像时钟约束、物理位置约束、下载配置软件这些工具与ISE的基本是相同的，很像个简化版本的ISE软件。笔者注意到布局布线设计报告相当的简单，关于资源使用情况、时序情况的分析报告都不如ISE软件详细。
Debug工具是高云目前这套EDA设计最大的伤。Debug工具对FPGA应用工程师来说是相当重要的，甚至可以说是FPGA应用工程师的另一只眼睛。没有Debug工具，对于FPGA应用调试进度会有很大的影响。在现在的大型设计中，Debug工具已经成为了不可或缺的一部分。没有Debug工具，可能会影响很大一部分工程师选择高云FPGA芯片。

高云FPGA总体说来还是有亮点的，是国产FPGA的一次重大进步。可以说FPGA芯片只占到了FPGA产品的1/4左右比重，而EDA工具、配套技术等则占了FGPA产品约3/4的比重，而后3/4部分是高云目前最欠缺的。有挑战同样也有机遇，希望下一代FPGA会带来更大的惊喜。

（后续会有更多关注国内芯片的发展、竞争、以及商业模式的文章，请继续关注）

转载请注明出处。